职能描述
【工作内容】
■ 参与芯片规格定义,包括对算法的分析、模块spec制定
■ 独立完成模块级rtl设计,配合验证人员完成功能验证和覆盖率收集
■ 配合后端迭代设计,优化PPA
【客户•产品•服务】
■ 汽车芯片
【工作魅力】
■ 团队组建初期,发展空间大
■ 附属大型上市公司(五百强)
■ 规模大,机制成熟,福利好
【关键词】日企招聘 猎头 求职 日语人才网 リクナビ 制造业 半导体 IC设计 仿真设计 计算机
招聘背景
事業拡大
职位要求
【必须条件】
■ 硕士及以上学历,具有两年以上ASIC或FPGA设计经验,熟悉数字IC设计流程
■ 25-45岁
■ 熟练使用Verilog编写rtl,熟练使用verdi等仿真软件
■ 熟悉DC、PT、Formality等EDA工具,了解sdc约束
■ 熟悉Linux系统,掌握至少一种脚本语言(Python/shell/tcl/perl等)
【优先条件】
■ 有复杂高速处理器或低功耗设计经验者优先
工作地点
深圳市福田区
工作时间
按公司规定
待遇福利
五険一金(養老、失業、医療、工傷保険、住宅積立金)
休假
国家法定休暇
选拔流程
RGF書類選考→RGF面談&推薦→企業面接(2~3次)→内定→入社